Синтез и анализ последовательностных устройств
Содержание
Делитель частоты импульсов на 5 (на JK-триггерах)
Синхронный недвоичный счетчик (на JK-триггерах)
Сдвигающий регистр (на D-триггерах)
Скремблер. Дескремблер
Генератор псевдослучайной последовательности
Литература
1. Делитель частоты импульсов на 5 (на JK-триггерах)
Делитель импульсов должен функционировать так, чтобы на его выходе формировался положительный импульс после поступления на вход каждого пятого импульса. Длительность выходных импульсов должна равняться длительности входных.
П
роектируемое
устройство описывается графом рис.1,а
и имеет пять состояний. Кодировка
состояний делителя значениями внутренних
переменных производится таким образом,
чтобы все они различались между собой
представлением хотя бы одной переменной.
Так как делитель имеет 5 состояний, то
для их кодировки требуется
внутренних
переменных, т.е.
элементов памяти (триггеров). Варианты
кодировки состояний могут быть различными.
В данном случае с целью упрощения
комбинационной схемы КС2 целесообразно
закодировать одну из внутренних
переменных (Q>2>)
так, чтобы она принимала единичные
значения в течение одного такта после
каждого пятого импульса на входе
(рис.1,б).
Такой вариант кодировки состояний
делителя приведен в таблице на рис.2,
где даны значения внутренних переменных
(
)
для каждого из состояний, а также для
последующего состояния (
),
в которое переходит устройство после
поступления входного импульса. Приведенная
на рис.2 таблица состояний соответствует
графу рис.1,б.
П
осле
кодировки закон функционирования
каждого элемента памяти (триггера)
становится заданным, поэтому дальнейшее
структурное проектирование сводится
к проектированию комбинационной схемы
КС1 (рис.21). Проектирование КС1 можно
выполнить с помощью словарного метода.
В соответствии с этим методом
получаем для каждого состояния функции
переходов
для
каждого элемента памяти. В качестве
элементов памяти выберем JK-триггеры
(рис.22,д), так как его словарь переходов
(рис.1) содержит неопределенные требования
к значениям информационных сигналов J
и K
в половине позиций, что существенно
снижает сложность КС1 при ее реализации.
Далее для полученных функций
переходов с использованием словаря
переходов JK-триггера
получаем текущие значения логических
функций управления информационными
входами
и
,
аргументами которых являются переменные
,
задающие код текущего состояния делителя.
Таким образом, КС1 должна реализовать
систему логических функций
,
от переменных
.
Минимизация этих функций с помощью карт
Карно (в клетки карт для отсутствующих
комбинаций переменныхпоставлен
знак факультативности – ) приводит к
простым структурным формулам (рис.2),
позволяющим реализовать КС1.
Функции
,
реализуются путем соединения входов
триггеров с соответствующими выходами
и источником единичного сигнала, а для
реализации функции J>0>
требуется дополнительный двухвходовый
ЛЭ ИЛИ. Неиспользуемые (избыточные)
входы J
и K
триггеров оставлены неподключенными,
реальные ИС это допускают (неиспользуемый
вход в таких ИС работает как вход с
пассивным уровнем сигнала).
Полученная структурная схема
делителя показана на рис.3,а. Анализ
схемы дает временные диаграммы (рис.3,б),
иллюстрирующие ее работу (на временных
диаграммах
не показана задержка сигналов относительно
входных импульсов
).
Для получения на выходе делителя
импульсов с длительностью, равной
длительности входных импульсов, служит
комбинационная схема КС2, реализующая
логическую функцию
(логическая
схема И).
2. Синхронный недвоичный счетчик (на JK-триггерах)
Счетчиком называют цифровой автомат, который для каждого входного импульса формирует соответствующую ему кодовую комбинацию, фиксирующую поступление данного импульса. Число кодовых комбинаций, которое способен формировать счетчик, называют модулем счета М (коэффициентом счета). После поступления на счетчик М входных сигналов начинается новый цикл, повторяющий предыдущий.
Примером счетчика может быть
последовательностное устройство
рис.3,а, в котором для каждого из пяти
импульсов на входе I>вх>
формируется трехразрядный код на выходах
.
Работа счетчика описывается графом
рис.1,б или таблицей состояний на рис.2.
В трехразрядном счетчике рис.3,а с модулем
счета М = 5 исключены 23
– М = 3 кодовые комбинации: 111, 110, 101,
которые являются лишними.
Метод исключения лишних кодовых комбинаций из 2n возможных (n – число триггеров) позволяет рассмотренным выше способом синтезировать счетчик с произвольным модулем счета.
В схеме счетчика рис.3,а лишние состояния исключены в том смысле, что они не используются при нормальном функционировании счетчика. Но при сбоях или в начале работы (после подачи на схему напряжения питания) лишние состояния могут возникать. Рассмотрим поведение схемы рис.3,а, в которой возникло лишнее состояние.
Имея логические функции управления
информационными входами JK-триггеров
(рис.2), можно полностью предсказать
поведение схемы во всех возможных
состояниях. В состоянии 101 Q>2>
= 1, Q>1>
= 0, Q>0>
= 1. Находим по уравнениям на рис.2:
,
(триггер 2 из единичного состояния
сбросится в нулевое);
,
=
0 (триггер 1 из нулевого состояния
переключится в единичное);
=
1,
(триггер 0 проинвертирует свое единичное
состояние – переключится в 0). Таким
образом, из лишнего состояния 101 при
поступлении входного импульса счетчик
перейдет в рабочее состояние 010.
Аналогичным способом можно получить
результаты для состояний 110 и 111. В итоге
получен граф состояний рис.4, который
показывает рабочий цикл счетчика
(рис.3,а) и его поведение при попадании
в неиспользуемые (лишние) состояния.
Из графа видно, что рассматриваемый счетчик обладает свойством самозапуска (самовосстановления после сбоя) – независимо от исходного состояния он приходит в рабочий цикл после начала работы. Этим свойством обладают не все схемы. Если счетчик таким свойством не обладает, в него вводят специальные элементы или подсхемы для придания свойств самозапуска.
3. Сдвигающий регистр (на D-триггерах)
Сдвигающий регистр получим, если D-триггеры задержки с переключением по отрицательному фронту (1 – 0) включим последовательно и организуем общий тактовый вход (вход синхросигнала), рис.5.
Сигнал
,
действующий на входе i-го
триггера в текущем такте, появляется
на его выходе по окончании текущего
тактового импульса (по его отрицательному
фронту) – в последующем такте, что
определяется характеристическим
уравнением D-триггера:
=.
Из этого следует, что в сдвигающем
регистре информация из триггера
с каждым тактом передается в триггер
.
На рис.5 показана схема 5-разрядного
сдвигающего регистра с параллельным
выходом
–
и входом
асинхронного сброса триггеров в нулевое
состояние. Значение входного сигнала
D>0>
в дискретный момент времени t
появляется на выходе
через пять тактов, т.е.
.
Для последовательного ввода в n-разрядный
регистр n-разрядного
слова требуется n
тактов. Такие сдвигающие регистры могут
использоваться для преобразования
последовательного кода в параллельный.
4. Скремблер. Дескремблер
В последовательных каналах передачи данных синхросигнал для ввода последовательных бит на приемной стороне канала формируется непосредственно из принимаемого сигнала. Частота смены символов (1,0) на входе приемника должна обеспечивать надежное выделение тактовой частоты из принимаемого сигнала независимо от структуры исходного сообщения (например, при передаче длинных последовательностей 1 или 0). Поэтому в системах передачи данных исходная последовательность бит часто подвергается определенной обработке. Смысл такой обработки состоит в получении последовательности, в которой статистика появления нулей и единиц приближается к случайной. Одним из способов обработки является скремблирование (перемешивание).
Скремблирование – это обратимое преобразование структуры цифрового потока без изменения скорости передачи с целью получения свойств случайной последовательности. Скремблирование производится на передающей стороне с помощью скремблера (рис.6), реализующего логическую операцию Исключающее ИЛИ для исходной последовательности SI>1> и псевдослучайной последовательности (ПСП) Q>3>. На приемной стороне осуществляется обратное преобразование, выполняемое дескремблером. Структура дескремблера повторяет структуру скремблера. Дескремблер формирует из принятой последовательности бит исходную последовательность.
Основной частью скремблера является генератор ПСП в виде сдвигающего регистра (N-разрядного) с обратными связями, формирующий псевдослучайную последовательность максимальной длины 2N – 1 (М-последовательность).
Различают скремблеры с начальной установкой (рис.6) и самосинхронизирующиеся.
5. Генератор псевдослучайной последовательности
Для генерации М-последовательностей с одним элементом Исключающее ИЛИ получены таблицы подключений входов элемента к выходам Q>0>,...,Q>N>>-1> N-разрядного сдвигающего регистра, обеспечивающих получение псевдослучайной последовательности максимальной длины. Такая таблица приведена на рис.7,а.
На рис.7,б показана схема генератора
ПСП при N
= 4. Результаты анализа состояний схемы
как цифрового автомата сведены в таблицу
на рис.7,в. Для каждого текущего состояния
дано значение сигнала на входе триггера
D>0>
= Q>2>
Q>3>,
которое в результате поступления
тактового импульса C
в следующем состоянии фиксируется на
выходе Q>0>.
Остальные триггеры работают аналогично
– происходит сдвиг кода D>0>Q>0>Q>1>Q>2
>в следующем состоянии на
один разряд вправо. Всего существует
15 различных состояний регистра. Это
максимальное число состояний для N
= 4 с элементом Исключающее ИЛИ в цепи
обратной связи. Следовательно, период
ПСП равен 2N
– 1, цифры ПСП повторяются через 2N
– 1 тактовых импульсов.
Состояние 0000 не может существовать
в регистре и в ПСП, так как попадание в
него приводит к блокировке регистра.
Состояние 0000 не может измениться,
поскольку на вход D>0>
всегда будет подаваться 0. Для вывода
регистра из состояния блокировки при
включении питания или в результате сбоя
можно использовать специальные сигналы
начальной установки (стартовые сигналы).
На рис.7,б – это сигнал
,
поступающий на асинхронные входы
принудительной установки триггеров в
единичное состояние.
Другой способ вывода регистра
из состояния блокировки – дополнение
цепи обратной связи генератора (рис.7,б)
логической схемой самозапуска. Суть
самозапуска генератора (рис.7,б) выявляется
при анализе карты Карно (рис.7,г) для
функции управления входом D>0>.
Карта Карно составлена по таблице
состояний генератора ПСП, в которой
отсутствует состояние 0000. Поэтому в
соответствующей клетке карты стоит
знак факультативности
,
которому соответствует произвольное
значение функции D>0>.
Минимизация по единичным значениям
функции D>0>
без включения факультативной клетки
в
единичные подкубы соответствует
доопределению функции D>0>
= 0 при текущем состоянии регистра 0000,
следовательно, и следующим состоянием
регистра будет 0000 – регистр заблокирован.
Чтобы не допустить этого, следует
доопределить факультативное значение
функции единицей, т.е. положить
=
1. Таким образом, при состоянии регистра
0000 D>0>
= 1 (следующим его состоянием будет 1000)
блокировка не происходит.
На рис.7,г для такого варианта построения генератора ПСП приведена карта Карно для функции входа D>0 >. МДНФ уравнения для этой функции (рис.7,г) определяет структуру схемы обратной связи (рис.7,д), обеспечивающей генератору ПСП свойство самозапуска.
Таблица рис.7,в иллюстрирует эффект от использования генератора ПСП в схеме скремблера и дескремблера рис.6. Для примера взят исходный последовательный сигнал SI>1>, содержащий длинную серию единиц и подлежащий передаче по каналу связи. В результате скремблирования (перемешивания) на приемную сторону поступает сигнал SI>2 >= SO>1>, не содержащий длинных серий единиц, имеющий характер псевдослучайной последовательности. Сигнал SO>2 >на выходе дескремблера, полученный с использованием идентичного передающему генератора ПСП, полностью повторяет исходный сигнал SI>1>, т.е. SO>2> = SI>1>.
Литература
1.Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учеб. пособие для втузов. СПб.: Политехника, 1996.
2.Угрюмов Е.П. Цифровая схемотехника. СПб.: БХВ-Петербург, 2001.
3.Проектирование импульсных и цифровых устройств радиотехнических систем: Учеб. пособие для радиотехнич. спец. вузов / Ю.П.Гришин, Ю.М.Казаринов, В.М.Катиков и др.; Под. ред. Ю.М.Казаринова. М.: Высш. шк., 1985.
4.Потемкин И.С. Функциональные узлы цифровой автоматики. М.: Энергоатомиздат, 1988.
5.Голдсуорт Б. Проектирование цифровых логических устройств: Пер. с англ. М.: Машиностроение, 1985.