Логические элементы

МИНИСТЕРСТВО ОБРАЗОВАНИЯ РОССИЙСКОЙ ФЕДЕРАЦИИ

АНГАРСКАЯ ГОСУДАРСТВЕННАЯ ТЕХНИЧЕСКАЯ АКАДЕМИЯ

ФАКУЛЬТЕТ ТЕХНИЧЕСКОЙ КИБЕРНЕТИКИ

КАФЕДРА ПРОМЫШЛЕННОЙ ЭЛЕКТРОНИКИ И ИНФОРМАЦИОННО-ИЗМЕРИТЕЛЬНОЙ ТЕХНИКИ

РЕФЕРАТ

по курсу: Импульсная техника

тема: Логические элементы

Выполнил

Студент гр. ПЭ-98-1

ФИРСОВ Д.В.

Приняла:

КУРЧЕНКО О.А.

Должность: ст преподаватель

Подпись:____________

Оценка:

Ангарск 2001 г.

Содержание

Введение 2

Параметры логических интегральных микросхем 3

Диодно-транзисторная логика 3

Транзисторно-транзисторные логические элементы 4

Базовые логические элементы эмиторно-связной логики 8

Принцип действия и функциональные возможности БЛЭ ЭСЛ. 10

СХЕМОТЕХНИКА БЛЭ КМОП-ТИПА 11

БЛЭ Интегрально-инжекционной логики 13

Список используемой литературы 15

Введение

В большинстве современных ЭВМ и цифровых устройствах различного назначения обработка информации происходит с помощью двоичного кода, когда информационные сигналы могут принимать только два значения: 1 и 0. Операции по обработке двоичной информации выполняют логические элементы.

Используя набор логических элементов, выполняющие элементарные логические операции И, ИЛИ, НЕ, можно реализовать в двоичном коде любую сложную логическую функцию.

Параметры логических интегральных микросхем

Входное U¹_>вх> и выходное U¹_>вых> напряжение логической единицы – значение высокого уровня напряжения на входе и выходе микросхемы;

Входное U⁰_>вх> и выходное U⁰_>вых> напряжение логического нуля – значение низкого уровня напряжения на входе и выходе микросхемы;

Входной I¹_>вх> и выходной I¹_>вых> токи логической единицы, входной I⁰_>вх> и выходной I⁰_>вых> токи логического нуля;

Логический период сигнала , пороговое напряжение U_{>пор вх}> – напряжение на входе, при котором состояние микросхемы изменяется на противоположное;

Входное сопротивление логической _> >ИМС – отношение приращения входного напряжения к приращению входного тока (различают R⁰_>вх> и R¹_>вх>), выходное сопротивление – отношение приращения выходного напряжения к приращения выходного тока (различают R⁰_>вых> и R¹_>вых>);

Статическая помехоустойчивость – максимально допустимое напряжение статической помехи по высокому U¹_>пом> и низкому U⁰_>пом> уровням входного напряжения, при котором еще не происходят изменения уровня выходного напряжения микросхемы;

Средне потребляемая мощность P_{>потр ср}> = (P⁰_>потр> + Р¹_>потр>)/2 , где P⁰_>потр> и Р¹_>потр> – мощности, потребляемые микросхемой в состоянии соответственно логического нуля и единицы на выходе;

Коэффициент объединения по входу К_>об>, показывающий, какое число аналогичных логических ИМС можно подключить к входу данной схемы, и определяющий максимальное число входов логической ИМС;

Коэффициент разветвления по входу К_>разв>, показывающий какое количество аналогичных нагрузочных микросхем можно подключить к выходу данной ИМС, и характеризующий нагрузочную способность логической ИМС.

Диодно-транзисторная логика

Одним из первых семейств цифровой логики мы рассмотрим диодно-транзисторную логику. Основная схема ДТЛ приведена в соответствии с рисунком 1а. Если отбросит часть схемы, изображенную пунктиром, схема превращается в инвертор, и по ней можно построить передаточную характеристику U_>x> от U_>a>. Если напряжение на входе А равно 0, то диод VD_>1> смещен в прямом направлении и напряжение U_>1> равно +0,6 В. Эта величина недостаточна для открывания диодов VD_>2> и VD_>3> и перехода база-эмиттер транзистора VТ_>1>. Поэтому ток i_>1> течет через диод VD_>1>, источник напряжения U_>a> и на землю. Транзистор VТ_>1> закрыт, при этом U_>x> = +5 В. Если U_>a> увеличивается, то U_>1> также растет до тех пор, пор пока не достигнет 1,2 В. При этом U_>1> = 1,8 В. В этот момент VD_>2>, VD_>2>, VТ_>1> открываются и ток i_>1> течет через транзистор VТ_>1> и переводит его в насыщение. Дальнейшее увеличение напряжение U_>a> запирает диод VD_>1>. но не может повлиять на величину U_>1> или состояние транзистора VТ_>1>. Это относительно резкое изменение величины напряжение U_>x> от +0,5 В до величены на насыщенном транзисторе U_{>кэ нас}> приведено, в соответствии с рисунком 1б. Из графика видно, что интервалы напряжений, соответствующие логическим состояниям 0 и 1, примерно равны

0≤U_>0>≤1.2 B

1.5≤U_>1>≤5 В

Практически U_>0> обычно меньше 0,4 В, а U_>1> очень близко к 5 В, что обеспечивает хороший шумовой запас по постоянному току.

Если на вход подано напряжение, соответствующее логической 1, то диод VD_>1> смещен в обратном направлении и, следовательно, потребляет минимальную мощность с выхода предыдущей схемы. Однако если на входе поддерживается напряжение логического 0, то ток i_>1> должен течь из входной клеммы элемента через насыщенный транзистор на землю. Это соответствует одной единичной нагрузке. Если к одному выходу подсоединено n входов, то насыщенный транзистор должен пропускать ток, в n раз больше чем i_>1>. Если n увеличивается, то будет расти и напряжение U_>a>, что эквивалентно увеличению напряжения выходного транзистора. Этот эффект приведен в соответствии с рисунком 1б, где передаточная характеристика изображена для случая одной выходной единичной нагрузки и для случая восьми единичных нагрузок (максимально допустимое количество для базового элемента ДТЛ).

Если к схеме, в соответствии с рисунком 1а, добавить второй диод для получения входа U_>b>, то напряжение U_>x> будет соответствовать логической 1, если хотя бы один из входов будет в состоянии логического нуля. Логический нуль на выходе можно получить только в том случае, если на обоих входах присутствует напряжение логической единице, т.е. логическая операция выполняемая данной схемой имеет вид:

Х =

Что соответствует операции НЕ-И. Добавлением дополнительных диодов для расширения объема входа число входов в базовом элементе ДТЛ НЕ-И может доведено до 20.

Если выходы двух (и более) ДТЛ элементов НЕ-И соединены вместе, результирующая схема осуществляет операцию И на выходов элементов НЕ-И. Из схемы видно, что если хотя бы на одном из двух выходов присутствует напряжение логического нуля, то общий выход находится в состоянии логического нуля. Если оба выхода элемента НЕ-И в состоянии логической 1, то на выходе – тоже логическая единица. Такое соединение называется проводным И. Выходная нагрузочная способность такой схемы должна быть уменьшена на одну единичную нагрузку для каждого дополнительного выхода проводном соединении, так как следует учитывать возможность шунтирования общего выхода коллекторными сопротивлениями транзисторов, выходные напряжения которых соответствуют логической единицы.

Задержка передачи для типичного элемента ДТЛ составляет 30 нс. Это сравнительно большая величена, во многих случаях оказывается вполне приемлемой.

Семейство диодно-транзисторной логики содержит элементы И, ИЛИ, НЕ-И, НЕ-ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ. Это семейство удобно для конструктора, так как имеет большой набор различных элементов. Большинство схем содержит несколько незадействованных входных клемм, которые рекомендуется соединять с положительным полюсом источника питания или заземлять. Это увеличивает помехозащищенность и уменьшает время задержки передачи.

Транзисторно-транзисторные логические элементы

Простейший базовый элемент ТТЛ, в соответствии с рисунком 2а, за счет использования многоэмиттерного транзистора, объединяющего свойства диода и транзисторного усилителя, позволяет увеличить быстродействие, снизить потребляемую мощность и усовершенствовать технологию изготовления микросхемы.

Базовый элемент ТТЛ также выполняет логическую операцию И-НЕ. При низком уровне сигнала (логический 0) хотя бы на одном из выходов многоэмиттерного транзистора VT_>1> последний находится в состоянии насыщения, а VT_>2> закрыт. На выходе схемы существует высокий уровень напряжения (логическая единица). При высоком уровне сигнала на всех входах VT_>1> работает в активном инверсном режиме, а VT_>2> находится в состоянии насыщения. Описанный здесь базовые элемент ТТЛ, несмотря на прощеную технологию изготовления, не нашел широкого применения из-за низкой помехоустойчивости, малой нагрузочной способностью и малого быстродействия при работе на емкостную нагрузку. Его целесообразно использовать лишь при разработке микросхем с открытым коллектором, в соответствии с рисунком 2б, для включения внешних элементов индикации, когда не требуется высокая помехоустойчивость и большая нагрузочная способность.

Улучшенными параметрами по сравнения с предыдущей схемой обладает базовый элемент ТТЛ, в соответствии с рисунком 3. Однако объединение выходов в схеме не допустимо.

В статических режимах работы схемы, в соответствии с рисунком 3, VT_>4> повторяет состояние VT_>2>. При запирании VT_>2> база транзистора VT_>4> через резистор R_>3> подключается к “земле”, чем и обеспечивается закрытое состояние VT_>4>.

Если VT_>2> насыщен, то через базуVT_>4> протекает ток:

I_>б4> = I_>э2> – I_>R>_>3> = [(E_>к> - U_>кэн2> – U_>бэ4>)/_>2>·R_>2>] – (U_>бэ4>/R_>3>)

Для транзисторов, выполненных по интегральной технологии, обычно принимают U_>кэн >= 0,2 В, U_>бэ> = 0,8 В.

Для обеспечения режима насыщения VT_>4> при закрытых транзисторе VT_>3> и диоде VD необходимо выполнить условие:

I_>б4>·В_>4 >≥ I_>кн> = n·I⁰_{>вх нагр}>

Где: n – число нагрузочных ТТЛ-схем, подключенных к выходу рассматриваемой схемы;

I⁰_{>вх нагр}> – входной ток нагрузочной ТТЛ-схемы.

Положив в данное выражение знак равенства, можно определить нагрузочную способность данной схемы, т.е. максимальное число нагрузочных схем, при котором транзистор VT_>4> еще работает в режиме насыщения:

n_>maz> = I_>б4>·В_>4 >/ I⁰_{>вх нагр}>

Состояние VT_>3 > в статических режимах работы схемы, в соответствии с рисунком 3, всегда противоположно состояниюVT_>4>, а следовательно, VT_>2>. При насыщенном VT_>4> транзистор VT_>3> закрыт. Диод VD повышает порог отпирания VT_>3>, обеспечивая его закрытое состояние при насыщенном транзисторе VT_>4>. Действительно:

U_>бэ3> = U_>кэн2> + U_>бэ4> – U_>кэн4> – U_>д> ≈ U_>бэ4> - U_>д> < U_>пор3>

Так как типичны значения: U_>бэ4> = 0,8 В; U_>д> = 0,7В; U_>пор> = 0,6В.

Помехоустойчивость ТТЛ-схем по высокому и низкому уровням входного напряжения различны, т.е. U⁰_>пом> ≠ U¹_>пом>.

ТТЛ-схема более чувствительна к помехе U⁰_>пом>, которая накладывается на сигнал U⁰_>вх> и вызывает ложное переключение схемы (U⁰_>пом> < U¹_>пом>). Схема, в соответствии с рисунком 3, считается подключенной, если под действием помехи U⁰_>пом> открываются транзисторы VT_>2> и VT_>4>, для отпирания которых требуется двойное пороговое напряжение U_>пор2> +U_>пор4> ≈ 2·U_>пор>. Тогда условие сохранения первоначального состояния схемы при действии помехи можно записать как:

U⁰_>вх> + U⁰_>пом> + U_>кэн1> ≤ 2U_>пор>

Откуда найдем:

U⁰_>пом> ≤ 2U_>пор> - U⁰_>вх> - U_>кэн1>

Приняв U⁰_>вх> = 0,2 В; U_>пор> = 0,6 В; U_>кэн> = 0,2 В, получим U⁰_>пом> ≤ 0,6 В

При определении U¹_>пом> схема считаются переключенной, если открывается закрытый переход база – эмиттер многоэмиттерного транзистора VT_>1>. В режиме логическое единицы на входе потенциал базы транзистора VT_>1> относительно “земли” равен сумме напряжений на открытых переходах база-коллектор VT_>1> и база-эмиттер VT_>2> и VT_>4>, т.е. U_>б1> = U_>бк1> + U_>бэ2> + U_>бэ4> = 2,14 В. Тогда напряжение на закрытом переходе база-эмиттер VT_>1>: U_>бэ1 >= U_>б1> – U¹_>вх>. Принимая U¹_>вх> = 3,6 В, будем иметь U_>бэ1 >= -1,2 В.

Напряжение помехи, при котором транзистор VT_>1> можно считать открытым, U¹_>пом> = U_>бэ1> – U_>пор> = -1,2 –0,6 = -1,8 В.

Помехоустойчивость ТТЛ-схемы со сложным инвертором по логическому нулю выше, а по логической единице, чем ТТЛ-схемы, в соответствии с рисунком 2а.

Быстродействие ТТЛ-схем определяется в основном переходными процессами при переключении транзисторов, а также зарядом паразитной нагрузочной емкости С_>н>, которая представляет собой суммарную емкость нагрузочных ТТЛ-схем. В схеме, в соответствии с рисунком 2а, заряд емкости С_>н> происходит с большой постоянной времени через коллекторный резистор R_>2>, что ухудшает быстродействие схемы.

В ТТЛ-схеме со сложным инвертором постоянная заряда нагрузочной емкости существенно уменьшается, так как емкость С_>н> заряжается через выходное сопротивление R_{>вых 3}> << R_>2> транзистора VT_>3>, работающего в схеме эмиттерного повторителя. За счет этого ТТЛ-схема со сложным инвертором имеет большее быстродействие по сравнению с ТТЛ-схемой, в соответствии с рисунком 2а.

Схема базового элемента со сложным инвертором лежит в основе разработок большинства серий интегральных микросхем ТТЛ. Для расширения функциональных возможностей элемента промышленностью выпускают так называемые расширители по ИЛИ, в соответствии с рисунком 4а, которые представляют собой часть структуры ТТЛ и подключаются к точкам а и б элемента, в соответствии с рисунком 2. Полученная при этом логическая схема, в соответствии с рисунком 4б, реализует функцию И-ИЛИ-НЕ. На выходе схемы устанавливается логический нуль, если на всех выходах VT_>1> поступают сигналы, соответствующие логической единице. При всех остальных комбинациях сигналов на выходах схемы выходное напряжение соответствует логической единице.

Повысить быстродействие ТТЛ-схем можно, применив в схеме базового элемента, в соответствии с рисунком 3, вместо обычных транзисторов транзисторы Шотки, работающие в активном режиме. Тем самым сокращается время переключения транзисторов схемы за счет исключения времени рассасывания носителей заряда в базе транзистора при их запирании. Логические ИМС, выполненные на базе транзисторов Шотки, называются микросхемами ТТЛШ.

Недостатком ТТЛ-схем является сильная генерация токовых помех по цепи питания, обусловленных броском тока через сложный инвертор при переключении схемы из состояния логического нуля в единицу. После запирания VT_>2> транзистор VT_>3> откроется раньше, чем закроется насыщенный транзистор VT_>4>, так как для выхода VT_>4> из режима насыщения потребуется некоторое время для рассасывания неосновных носителей в базе. В результате в течении некоторого промежутка времени оба транзистора VT_>3> и VT_>4> открыты и по цепи, состоящей из элементов Е_>к>, VT_>3>, VD и VT_>4>, протекает ток, значение которого определяется эмитторным током VT_>3>, находящегося в активном режиме:

I_>пом >_>max> = I_>э3> = I_>б3> · В + I_>б3> = I_>б3 >(В+1)

Так как базовый ток транзистор равен:

То:

I_>пом >_>max> =

Для устранения влияния токовых помех, генерируемых данной микросхемой, на работу соседних микросхем рекомендуется включать высокочастотные блокировочные конденсаторы между шиной питания и землей.

Элемент И – НЕ с открытым коллектором предназначен для согласования логических схем с внешними исполнительными и индикаторными устройствами, например светодиодными индикаторами, лампочки накаливания, обмотки реле и т.д. Его отличие от ранее рассмотренного заключается в выполнении выходного усилителя мощности по однотактной схеме без собственного резистора. Принципиальная электрическая схема такого элемента приведена в соответствии с рисунком 5.

В данном элементе также отсутствует цепь нелинейной коррекции. Это связано с тем, что элемент ставится на выходе логического устройства и к нему в меньшей степени предъявляются требования квантования сигнала. Обычно выходной транзистор VT_>3> схемы выполняется с большими допустимыми значениями коллекторного тока и напряжением, чем обычный элемент.

В отличии от стандартных, элементы ТТЛ с открытым коллектором допускают параллельное включение выходных выводов. При этом относительно выходных сигналов каждого элемента реализуется логическая операция И: U_>вых> = U_{>вых 1}>U_{>вых 2}> ... U_>вых >_>n>

Это позволяет решить две задачи:

Упростить схему проектируемого устройства за счет исключения дополнительных элементов, реализующих операцию И;

Обеспечить работу нескольких выходов на общую шину, т.е. реализовать режим работы с разделением информации по времени.

Базовые логические элементы эмиторно-связной логики

Причиной появления БЛЭ ЭСЛ явилось желание повысить быстродействие цифровых устройств. Это желание привело к использованию в них совершенно отличного от ТТЛ схемотехнического решения. Как было показано выше, основными причинами инерционности ключей, выполненных на биполярных транзисторах, являются время рассасывания неосновных носителей из его базовой области и постоянная времени перезарядки выходной емкости. Если время рассасывания транзистора при работе последнего в активной области может быть полностью исключено, то от влияния постоянной времени перезаряда выходной емкости транзистора полностью избавиться не представляется возможным. Это влияние можно лишь уменьшить путем увеличения коллекторного тока транзистора, как это было сделано в БЛЭ ТТЛ серии 513. При неизменном постоянном токе перезарядка выходной емкости транзистора, длительность его перехода из состояния, классифицируемого как логического 0, в состояние, классифицируемого как логической 1 и обратно может быть уменьшено только за счет уменьшения логического перепада. Такое решение позволяет повысить быстродействие. Однако дается оно за счет снижения помехоустойчивости БЛЭ, что требует создания схем при прочих равных условиях менее подверженных действию помех. Этот принцип и использован при построении БЛЭ ЭСЛ.

Основой БЛЭ ЭСЛ является токовый ключ, выполненный на двух транзисторах, в соответствии с рисунком 6. На базу одного из них, например VT_>2>, подано некоторое постоянное опорное напряжение U_>оп>. Изменение напряжения подаваемого на вход х_>0> ниже или выше U_>оп> приводит к перераспределению постоянного тока I_>э>, заданного токостабилизирующим резистором R_>э>, между транзисторами VT_>1> и VT_>2>. При этом транзисторы не попадают в режим насыщения и, следовательно, в ключе принципиально отсутствует интервал рассасывания их неосновных носителей. Таким образом, особенностью БЛЭ ЭСЛ является постоянство потребляемого тока независимо от выходного сигнала ключа.

Эта особенность выгодно отличает БЛЭ ЭСЛ от БЛЭ ТТЛ, в котором момент переключения ток, потребляемый элементом, резко возрастет, создавая внутренние помехи, ухудшающие помехозащищенность цифрового устройства.

Не трудно заметить, что общей шиной является шина +U_>п>, в результате чего потенциалы точек схемы отрицательны относительно общей шины. Однако в схеме токового ключа так же, как и в схемах ТТЛ, реализован принцип положительной логики, при котором большему выходному напряжению соответствует сигнал логической 1, а меньшему – сигнал логического 0.

Быстродействие такого ключа весьма велико, так как, во-первых, транзисторы принципиально не заходят в область насыщения, и, во-вторых, мал логический перепад напряжений между значениями логического нуля и логической единицы. Последнее реализовано выбором малых сопротивлений резисторов R_>к1> и R_>к2> схемы, что крайне полезно с точки зрения уменьшения постоянной времени перезаряда выходной емкости транзистора.

С токового ключа снимаются одновременно два сигнала – прямой и инверсный, связанные с сигналом х_>0> на входе схемы соотношениями:

y_>1> = x_>0>

y_>0> =

Следует отметить, что схемотехнически токовый ключ, в соответствии с рисунком 6, повторяет схему дифференциального усилителя постоянного тока.

Выходное напряжение, снимаемое с выходов y_>1> и у_>0> всегда больше U_>оп>, так как транзисторы VT_>1> и VT_>2> всегда работают в ненасыщенном режиме. Поэтому непосредственное последовательное включение нескольких таких ключей невозможно. Для этого необходим согласующий каскад. В качестве такого согласующего каскада используются схемы эммитерных повторителей включенных между выходами токового ключа и выходами элемента.

Полная схема БЛЭ, выполненного на основе токового ключа, приведена в соответствии с рисунком 7. Базовый элемент получен путем замены входного транзистора VT_>1> токового ключа группой параллельно включе6нных транзисторов VT_>1> – VT_>n>.

Функционально схему БЛЭ можно разбить на три узла:

Токовый ключ на транзисторах VT_>1> – VT_>n>_>+1> и резисторе R_>n>_>+2>;

Источник эталонного напряжения, включающий параметрический стабилизатор на элементах R_>n>_>+4>, VD_>1>, VD_>2>, R_>n>_>+5> и эммиторный повторитель на VT_>n>_>+2> и R_>n>_>+3>;

Выходные эммиторные повторители на транзисторах VT_>n>_>+3> и VT_>n>_>+4>.

Цепь нагрузок транзисторов VT_>n>_>+3> и VT_>n>_>+4> вынесена из ИС БЛЭ, что способствует снижению рассеиваемой в ней мощности и расширению функциональных возможностей.

Диоды VD_>1>, VD_>2> в задающей цепи источника эталонного напряжения служат для термокомпенсации напряжения U_>оп>.

Принцип действия и функциональные возможности БЛЭ ЭСЛ.

Предположим, что на все входы схемы, в соответствии с рисунком 7, х_>0>, ..., х_>n>_>-1 >подано напряжение, близкое к –U_>п>. Тогда транзисторы VT_>1> - VT_>n> будут заперты. Весь ток резистора R_>n>_>+2> протекает через транзистор VT_>n>_>+1>, к выводу базы которого приложено напряжение U_>оп>. Этот транзистор поддерживается в активном режиме работы за счет действия глубокой последовательной отрицательной обратной связи по току. Если не учитывать обратные токи коллекторных переходов транзисторов VT_>1> - VT_>n>, через резистор R_>n> протекает только базовый ток транзистора VT_>n>_>+3> выходного эммиторного повторителя. Следовательно, напряжение на выходе близко к нулевому

U_>y>_>2> = -I_>б >_>VTn>_>+3 >· R_>n> – U_>бэ >_>VTn>_>+3>

Численно напряжение U_>y>_>2> примерно равно –0,9 В.

Через резистор R_>n>_>+1> кроме базового тока транзистора VT_>n>_>+4> протекает ток I_>к >_>VTn>_>+1>, примерно равный I_>э>. Эти токи создают на резисторе R_>n>_>+1> падение напряжения, равное:

U_>Rn>_>+1 >= (I_>к >_>n>_>+1> + I_>б >_>n>_>+4>)R_>n>_>+1> = [(I_>э>·h_>21э>)/(h_>21э >+ 1)+ I_>б >_>n>_>+4>] ≈ I_>э >· R_>n>_>+1>

Это напряжение преобразуется выходным эммиторным повторителем на транзисторе VT_>n>_>+4> в выходное напряжение U_>y>_>1>, определяемое выражением:

U_>y>_>1> ≈ -U_>бэ >_>VTn>_>+4> – I_>Э> · R_>n>_>+1>

Численно напряжение U_>y>_>1> примерно равно –1,7 В.

Если хотя бы на один из входов схемы х_>0>, ..., х_>n>_>-1> подано напряжение, превышающее по уровню U_>оп> (-1,3 В), соответствующий транзистор VT перейдет в активный режим работы. Его ток будет равен току I_>э>, что приведет к смене уровней выходного напряжения:

U_>y>_>2> ≈ -U_>бэ >_>VTn>_>+3> – I_>Э> · R_>n>

U_>y>_>1> = -I_>б >_>VTn>_>+4 >· R_>n>_>+1> – U_>бэ >_>VTn>_>+4>

Из сказанного следует, что рассмотренная схема реализует по входу y_>2> операцию ИЛИ-НЕ, а по выходу у_>1> – операцию ИЛИ

у_>1> = (х_>0> + х_>1> + ... + х_>n>_>-1>)

у_>1> =

Резисторы R_>0> – R_>n>_>-1>, включенные между базами транзисторов VT_>1> – VT_>n> и выходом –U_>n>, обеспечивает запертое состояние этих транзисторов при отсутствии входного сигнала. Это позволяет не беспокоиться о подключении неиспользуемых входов ИС выводом источника питания.

Особенностью схемотехнического построения элементов ЭСЛ является использования для подключения общей шины собственно такого переключателя и выходных эммиторных повторителей различных выводов ИС. Потребляемый ток, протекающий в этих цепях, имеет качественно различный характер. Как было отмечено ранее, в принципе работы токового ключа заложено потребление принципиально постоянного тока, так как его работа связана с перераспределением тока эммиторного резистор R_>э>. Эммитерные же повторители потребляют импульсный ток. К тому же для улучшения частотных свойств сопротивления резисторов, подключаемых к выводам U_>1> и U_>2> ИС, выбираются весьма малыми (R_>внешн> = 75 ... 100 Ом). Поэтому совместное питание этих цепей из-за малой величены логического перепада может приводить к ложному срабатыванию соседних элементов, т.е. появлению сбоев при обработке информации (внутренних помех). Разделение цепей питания позволяет устранить этот недостаток.

Раздельное питание токовых ключей и выходных эммиторных повторителей позволяет дополнительно решать задачу снижения мощности, рассеиваемой в реальной аппаратуре. Так как выходное напряжение элемента лежит диапазоне –0,9 ... – 1,7 В, то для питания внешних резисторов может быть использовано напряжение, не превышающее 2 В. Такое решение при малых сопротивлениях R_>внешн> позволяет значительно уменьшить бесполезные потери мощности.

Рассмотренные функциональные возможности БЛЭ ЭСЛ простыми схемотехническими приемами могут быть существенно расширены. Для этого, как правило, используется два приема:

Совместное включение выходов нескольких элементов на общую нагрузку;

Многоярусное включение переключателей тока.

Первый прием использует свойство эммиторных повторителей поддерживать высокий уровень выходного напряжения, если хотя бы один из параллельно соединенных транзисторов включен.

Второй прием базируется на последовательном (многоярусном) включении токовых переключателей, что позволяет реализовать более сложные логические функции.

СХЕМОТЕХНИКА БЛЭ КМОП-ТИПА

Увеличение быстродействия ИС МДП требует увеличения токов перезаряда емкостей нагрузки. Однако это, как было показано ра­нее, ограничивается ростом потребляемой мощности и увеличе­нием нестабильности выходных логических уровней. Преодолеть указанное противоречие можно либо технологическим путем, соз­давая транзисторы с меньшей входной емкостью, либо схемотехни­ческим путем, применяя схему ключа на транзисторах с каналами различного типа (комплементарные транзисторы). Эти ключи, с одной стороны, позволяют значи­тельно увеличить токи перезаряда емкости нагрузки, а с другой,— максимально уменьшить мощность, рассеиваемую в элементе. Напомним, что ключ на комплементарных транзисторах при правильном выборе параметров входящих в него элементов в статическом режиме работы практически не потреб­ляет мощность от источника питания.

Потребляемая элементом мощность в статическом режиме тож­дественно равна мощности, отдаваемой им в нагрузку. А так как нагрузкой элемента являются входные цепи аналогичных элемен­тов, носящие чисто емкостный характер, то мощность, отбираемая от источника питания, расходуется только в динамическом ре­жиме на перезаряд этой емкости, т. е. имеет минимально возможное значение.

В соответствии с рисунком 8, приведена принципиальная электрическая схема и в соответствии с рисунком 9, срез топологии транзисторного ключа, используемого в ИС КМОП.

Она может быть разбита на три части: входной диодно-резисторный ограничитель напряжения; собственно ключ на КМОП-транзнсторах; выходная диодная цепь.

Входное сопротивление транзисторов, используемых в схеме ключа, достигает значений до 10¹² Ом. При толщине изоляции между затвором и полупроводником порядка 50 ... 70 мкм его собственное пробивное напряжение составляет порядка 150 ...200В. Это предполагает введение в элемент специальной схемы защиты от статического электричества, которое может попасть на его вход в процессе хранения или монтажа. Роль этой схемы выполняет входной диодно-резистивный ограничитель на элементах VD_>1>,VD_>2>, VD_>3> и R_>1>. Данная схема ограничивает напряжение на входе тран­зисторного ключа в диапазоне от —0,7 В до На +0,7 В.

Элементы выходной диодной цени (VD_>4>, VD_>5>, VD_>6>) образованы соответствующими областями самого транзисторного ключа и с точки зрения его работы не являются обязательными. Наличие этих диодов накладывает дополнительные ограничения на использование элемента. Всегда должно выполняться неравенство

│U_>вх> - U_>вых> │< U_>п>

В противном случае диоды входного ограничителя и выходной цепи могут открываться, закорачивая цепь питания элемента. По­следнее может быть причиной его пробоя. Поэтому напряжение питания на КМОП-схсмы должно всегда подаваться до включения и сниматься после отключения входного информационного сиг­нала.

Схемотехнически БЛЭ КМОП-типа повторяют схемы элемен­тов nМОП- и рМОП-типов. Отличие состоит в том, что всегда используются пары транзисторов. При этом если для реализации заданной логической функции транзисторы с каналом л-типа включаются последовательно, то парные им транзисторы р-типа включаются параллельно и наоборот. В качестве примера, в соответствии с рисунком 10, приведены принципиальные электрические схемы, реали­зующие логические операции 2И—НЕ и 2ИЛИ—НЕ. Для упро­щения на приведенных схемах не показаны элементы входных и выходных цепей ключа.

К особенностям схем БЛЭ следует также отнести отсутствие дополнительного нагрузочного транзистора. Его роль выполняет один из транзисторов ключа.

Анализ схем позволяет сделать важный практический вывод о том, что аналогично БЛЭ ТТЛ для БЛЭ КЛЮП параллельное включение нескольких их выходов запрещено.

В соответствии с таблицей 1, приведены наиболее важные параметры БЛЭ кмоп.

Следует также отметить, что КМОП-элементы обладают высо­кой помехоустойчивостью до 40% напряжения питания.

Таблица 1

U1>вых >>min> В	U0>вых >>mi>>х> В	t>зр ср> нс	F>max> мГц	I>потр> мкА	U>п> В	К>раз>	С>вх> пФ
8	0,3	30 (С>н> = 15 пФ) 100 (С>н> = 100 пФ)

БЛЭ Интегрально-инжекционной логики

Для повышения технологичности изготовления желательно при разработке ИС применять схемотехнические решения, использую­щие только однотипные элементы, например транзисторы. Этот путь, как было показано ранее, реализован в ИС МДП, что наряду с другими достоинствами является причиной их широкого распро­странения. Однако, как уже отмечалось, ключ на биполярных транзисторах на сегодняшний день обладает лучшими как ключе­выми, так и частотными свойствами. Это является предпосылкой к постоянному поиску новых схемотехнических решений для реа­лизации биполярных ИС. Такой поиск привел к почти одновремен­ной разработке фирмами Philips и IBM элемента интегральной инжекционной логики (И²Л). Срез топологии и соответствующая ему принципиальная электрическая схема БЛЭ И²Л приведены в соответствии с рисунком 11, а, б.

Особенностью элементов И²Л является:

Отсутствие резисторов, что резко упрощает технологию про­изводства МС;

Использование токового принципа питания, при котором в ИС задается не напряжение, а ток, который непосредственно ин­жектируется в область полупроводника, образующего структуру одного из транзисторов;

Пространственное совмещение в кристалле полупроводника областей, функционально принадлежащих различным транзисто­рам. При этом структура располагается как по горизонтали (планарно), так и по вертикали. Такое решение позволяет отказаться от применения специальных решений для отделения областей, при­надлежащих различным элементам, как это необходимо делать в элементах ТТЛ и ЭСЛ.

Малое значение логического перепада, что позволяет максимально увеличить быстродействие элемента.

В приведенной схеме, в соответствии с рисунком 11, б, многоколлекторный тран­зистор VT2 выполняет функцию инвертирования входного сигнала, а транзистор VT1 — генератора (инжектора) базового тока тран­зистора VT2. К особенностям элемента следует отнести и постоян­ство тока инжектора во всех режимах работы элемента. Ток ин­жектора задается резистором R, который, как правило, выпол­няется общим на группу элементов.

В соответствии с рисунком 11,а видно, что транзистор VT1 образован планарной структурой, а многоколлекторный транзистор VT2 — верти­кальной структурой. Причем, так как площадь каждого коллек­тора транзистора VT2 меньше площади его эмиттера, этот транзи­стор, по сути, работает в инверсном режиме, что способствует уменьшению его напряжения насыщения. Все сказанное позволило разместить весь элемент И²Л на площади, занимаемой в схеме ТТЛ одним многоэмиттерным транзистором.

Важной особенностью элемента И²Л является возможность, варьируя ток инжектора в широких пределах, изменить его быстро­действие. Реально ток инжектора может изменяться от 1 нА до 1 мА, т. е. на 6 порядков. А поскольку при заданной схемотехнике энергия переключения элемента—величина непостоянная, в таких же пределах может изменяться и быстродействие элемента. Важно, что для этого не требуется никаких схемотехнических изменении в элементе.

Принцип действия схемы И²Л заключается в следующем. До­пустим, внешний сигнал на входе элемента (база транзистора VT2) отсутствует, что соответствует сигналу логической 1. В этом случае ток инжектора, втекая в базу транзистора VT2, насыщает его. На его коллекторах, а следовательно, и на выходных выводах элемента присутствует напряжение низкого уровня, равное напряжению на­сыщения транзистора VT2. Реально это 0,1 В ... 0,2 13.

Если база транзистора VT2 непосредственно или через на­сыщенный транзистор подключена к общей шине, то выполняется условие U_>вх> < U_>бэ0> и транзистор VТ2 заперт, так как ток инжек­тора замыкается на общую нишу, минуя его эмиттерный переход. В этом случае напряжение на его коллекторах определяется внеш­ними цепями. При последовательном включении нескольких инверторов это напряжение равно напряжению эмиттерного перехода последующего транзистора. Таким образом, для БЛЭ И²Л справедливы следующие соотношения:

U⁰ = 0.1…0.2 B U¹ = 0.6…0.7 В

Из приведенных соотношении следует, что логический перепад для БЛЭ И²Л составляет 0,4 ...0.6 В.

С использованием приведенной схемы могут быть реализованы основные логические операции И—НЕ и ИЛИ—НЕ. В соответствии с рисунком 12, показана логическая схема, построенная на трех инверторах И²Л.

Особенностью элементов И²Л является возможность параллель­ного включения нескольких их выходов. Из приведенной схемы следует, что при параллельном включении нескольких выходов в общей точке относительно входных переменных реализуется логи­ческая операция ИЛИ—НЕ. Относительно же выходных сигналов элементов реализуется логическая операция И. Таким образом, если не требуется гальваническое разделение между входными и выходными сигналами, то логическая операция И выполняется без каких-либо дополнительных схемотехнических затрат простым объединением соответствующих выходов БЛЭ. После инвертирования результата выполненной операции ИЛИ—НЕ дополнитель­ным элементом относительно исходных входных переменных реа­лизуется логическая операция ИЛИ, а относительно выходных сигналов первых элементов — операция И—НЕ.

Таким образом, БЛЭ И²Л позволяет максимально унифициро­вать структуру ИС, снизив площадь ее кристалла, и либо умень­шить ее потребление, либо повысить быстродействие.

Типовое время задержки распространения БЛЭ И²Л при токе инжектора 0,1 мкА составляет 10нс. При этом энергия переклю­чения для этого элемента па несколько порядков меньше, чем для элемента ТТЛ.

Ввиду небольшой помехоустойчивости, обусловленной малым логическим перепадом, БЛЭ И²Л используются исключительно в составе БИС и СБИС и как отдельные ИС малой степени интегра­ции не выпускаются. При этом входные и выходные цепи ИС, вы­полненных по технологии И²Л, делаются совместимыми по логи­ческим уровням с сигналами ТТЛ.

Список используемой литературы

Гусев В. Г., Гусев Ю. Н. “Электроника” Москва 1991г

Игумнов Д. В., Королев Г. В., Громов И. С. “Основы микроэлектроники” Москва 1991г

Нефедов В. И. “Основы радиоэлектроники” Москва 2000г

Опадчий “Аналоговая и цифровая электроника” Москва 1999г

Сентурия С., Уэдлок Б. “Электронные схемы и их применения” Москва 1977г