Синтез цифрового конечного автомата Мили

Министерство науки, высшей школы и технической политики Российской Федерации.

Новосибирский Государственный

Технический Университет.

Расчётно-графическая работа по схемотехнике.

Синтез цифрового конечного автомата Мили.

Вариант №3.

Факультет: АВТ.

Кафедра: АСУ.

Группа: А-513.

Студент: Борзов Андрей Николаевич.

Преподаватель: Машуков Юрий Матвеевич.

Дата: 20 мая 1997 года.

Новосибирск – 1997.

Синтез цифрового конечного автомата Мили.

Построение графа конечного автомата.
Для заданного графа составить таблицу переходов и таблицу выходов.
Составляется таблица возбуждения памяти автомата.
Синтезируется комбинационная схема автомата.
Составить полную логическую схему автомата на указанном наборе элементов или базисе.
Составить электрическую схему на выбранном наборе интегральных микросхем.

Вариант №3.

RS - триггер.

Базис LOGO (ЛОГО).

Вершина графа	a_>1>	a_>2>	a_>3>	a_>4>
Сигнал	Z_>i>	W_>j>	Z_>i>	W_>j>	Z_>i>	W_>j>	Z_>i>	W_>j>
Дуга из вершины	1234	1234	1234	1234	1234	1234	1234	1234
Соответствующие дугам индексы сигналов	0024	0034	2014	2013	0032	0042	0400	0100

1. Построение графа.

Z_>2>W_>2>

a1 a2

Z_>4>W_>4>Z_>1>W_>1>

Z_>2>W_>3> Z_>4>W_>3>

Z_>4>W_>1>

Z_>3>W_>4>

a3 a4

Z_>2>W_>2>

Таблицы переходов.

a(t+1)=[a(t); z(t)]

Сост. вх.	a_>1>	a_>2>	a_>3>	a_>4>
Z_>1>		a_>3>		
Z_>2>	a_>3>	a_>1>	a_>4>	
Z_>3>			a_>3>	
Z_>4>	a_>4>	a_>4>		a_>2>

W(t)=[a(t); z(t)]

Сост. вх.	a_>1>	a_>2>	a_>3>	a_>4>
Z_>1>		W_>1>		
Z_>2>	W_>3>	W_>2>	W_>2>	
Z_>3>			W_>4>	
Z_>4>	W_>4>	W_>3>		W_>1>

2. Определение недостающих входных данных.

Для этого используем

K=4 [a_>k>]

P=4 [Z_>i>]

S=4 [W_>j>]

Определяем число элементов памяти:

r  log_>2>K = 2

Число разрядов входной шины:

n  log_>2>P = 2

Число разрядов выходной шины:

m  log_>2>S = 2

3. Кодирование автомата.

Внутреннее состояние	Входные шины	Выходные шины
a_>1>=	00	Z_>1>=	00	W_>1>=	00
a_>2>=	01	Z_>2>=	01	W_>2>=	01
a_>3>=	10	Z_>3>=	10	W_>3>=	10
a_>4>=	11	Z_>4>=	11	W_>4>=	11
	Q_>1>Q_>2>		x_>1>x_>2>		y_>1>y_>2>

4. С учётом введённых кодов ТП и таблицы выходов будут иметь следующий вид.

T_>>

_>x1x2>^Q1Q2	00	01	10	11
00		10		
01	10	00	11	
10			10	
11	11	11		01

T_>>

_>x1x2>^Q1Q2	00	01	10	11
00		00		
01	10	01	01	
10			11	
11	11	10		00

5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y_>1> и y_>2>, учитывая, что в каждой клетке левый бит – y_>1>, а правый бит – y_>2>.

; (1)

. (2)

Минимизируем уравнения (1) и (2).

_>x1x2>^Q1Q2	00	01	11	10
00	X		X	X
01	1			X
11	1	1		X
10			X	1

_>x1x2>^Q1Q2	00	01	11	10
00	X		X	X
01		1		1
11	1	X		X
10			X	1

; .

6. Преобразуем ТП в таблицу возбуждения памяти.

вх. сигн	Q_>1>	0	Q_>2>	0	Q_>1>	0	Q_>2>	1	Q_>1>	1	Q_>2>	0	Q_>1>	1	Q_>2>	1
x_>1>,x_>2>	R_>1>	S_>1>	R_>2>	S_>2>	R_>1>	S_>1>	R_>2>	S_>2>	R_>1>	S_>1>	R_>2>	S_>2>	R_>1>	S_>1>	R_>2>	S_>2>
00					0	1	1	0
01	0	1	–	0	–	0	1	0	0	–	0	1
10									0	–	–	0
11	0	1	0	1	0	1	0	–					1	0	0	–