Синтез цифрового конечного автомата Мили - вариант 2

Расчётно-графическая работа по схемотехнике.

Синтез цифрового конечного автомата Мили.

Вариант №2.

Синтез цифрового конечного автомата Мили.

Построение графа конечного автомата.
Для заданного графа составить таблицу переходов и таблицу выходов.
Составляется таблица возбуждения памяти автомата.
Синтезируется комбинационная схема автомата.
Составить полную логическую схему автомата на указанном наборе элементов или базисе.
Составить электрическую схему на выбранном наборе интегральных микросхем.

Вариант №2.

RS - триггер.

Базис И–НЕ.

Вершина графа	a_>1>	a_>2>	a_>3>	a_>4>
Сигнал	Z_>i>	W_>j>	Z_>i>	W_>j>	Z_>i>	W_>j>	Z_>i>	W_>j>
Дуга из вершины	1234	1234	1234	1234	1234	1234	1234	1234
Соответствующие дугам индексы сигналов	1020	4010	0403	0404	4320	4240	2043	3032

1. Построение графа.

Z_>1>W_>4>

Z_>3>W_>4>

a_>1> a_>2>

Z_>2>W_>1>

Z_>4>W_>3> Z_>4>W_>4>

Z_>2>W_>4>

a_>4> a_>3>Z_>4>W_>4>

Z_>2>W_>3> Z_>3>W_>2>

Z_>3>W_>2>

Таблицы переходов.

a(t+1)=[a(t); z(t)]

Сост. вх.	a_>1>	a_>2>	a_>3>	a_>4>
Z_>1>	a_>1>	—	—	—
Z_>2>	a_>3>	—	a_>1>	a_>4>
Z_>3>	—	a_>1>	a_>4>	a_>3>
Z_>4>	—	a_>3>	a_>3>	a_>2>

W(t)=[a(t); z(t)]

Сост. вх.	a_>1>	a_>2>	a_>3>	a_>4>
Z_>1>	W_>4>	—	—	—
Z_>2>	W_>1>	—	W_>4>	W_>3>
Z_>3>	—	W_>4>	W_>2>	W_>2>
Z_>4>	—	W_>4>	W_>4>	W_>3>

2. Определение недостающих входных данных.

Для этого используем

K=4 [a_>k>]

P=4 [Z_>i>]

S=4 [W_>j>]

Определяем число элементов памяти:

r  log_>2>K = 2

Число разрядов входной шины:

n  log_>2>P = 2

Число разрядов выходной шины:

m  log_>2>S = 2

3. Кодирование автомата.

Внутреннее состояние	Входные шины	Выходные шины
a_>1>=	00	Z_>1>=	00	W_>1>=	00
a_>2>=	01	Z_>2>=	01	W_>2>=	01
a_>3>=	10	Z_>3>=	10	W_>3>=	10
a_>4>=	11	Z_>4>=	11	W_>4>=	11
	Q_>1>Q_>2>		x_>1>x_>2>		y_>1>y_>2>

4. С учётом введённых кодов ТП и таблицы выходов будут иметь следующий вид.

T_>>

_>x1x2>^Q1Q2	00	01	10	11
00	00	—	—	—
01	10	—	00	11
10	—	00	11	10
11	—	10	10	01

T_>>

_>x1x2>^Q1Q2	00	01	10	11
00	11	—	—	—
01	00	—	11	10
10	—	11	01	01
11	—	11	11	10

5. По таблицам выходов составляем уравнения логических функций для выходных сигналов y_>1> и y_>2>, учитывая, что в каждой клетке левый бит – y_>1>, а правый бит – y_>2>.

; (1)

. (2)

Минимизируем уравнения (1) и (2).

_>x1x2>^Q1Q2	00	01	11	10
00	1	X	X	X
01		X	1	1
11	X	1	1	1
10	X	1

_>x1x2>^Q1Q2	00	01	11	10
00	1	X	X	X
01		X		1
11	X	1		1
10	X	1	1	1

; .

6. Преобразуем ТП в таблицу возбуждения памяти .

вх. сигн	Q_>1>	0	Q_>2>	0	Q_>1>	0	Q_>2>	1	Q_>1>	1	Q_>2>	0	Q_>1>	1	Q_>2>	1
x_>1>,x_>2>	R_>1>	S_>1>	R_>2>	S_>2>	R_>1>	S_>1>	R_>2>	S_>2>	R_>1>	S_>1>	R_>2>	S_>2>	R_>1>	S_>1>	R_>2>	S_>2>
00	—	0	—	0
01	0	1	—	0					1	0	—	0	0	—	0	—
10					—	0	1	0	0	—	0	1	0	—	1	0
11					0	1	1	0	0	—	—	0	1	0	0	—

7. По таблице возбуждения памяти составляем логические функции сигналов на каждом информационном входе триггера.

Минимизируем логические функции сигналов по пункту 7.

_>x1x2>^Q1Q2	00	01	11	10
00	X
01				1
11			1
10		X

_>x1x2>^Q1Q2	00	01	11	10
00	X
01	X			X
11		1		X
10		1	1

_>x1x2>^Q1Q2	00	01	11	10
00
01	1		X
11		1		X
10			X	X

_>x1x2>^Q1Q2	00	01	11	10
00
01			X
11			X
10				1

9. По системе уравнений минимизированных функций входных, выходных сигналов и сигналов возбуждения элементов памяти составляем логическую схему цифрового автомата.